DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008877382 **Image available**
WPI Acc No: 1992-004653/199201

Related WPI Acc No: 1993-311826; 1996-473396; 1997-499659

XRPX Acc No: N92-003409

Liquid-crystal display panel - has scanning-line drive and signal line drive circuits along periphery of pixel region on glass substrate

NoAbstract Dwg 1/7

Patent Assignee: HITACHI LTD (HITA)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 3259123 A 19911119 JP 9056372 A 19900309 199201 B

Priority Applications (No Type Date): JP 9056372 A 19900309

Title Terms: LIQUID; CRYSTAL; DISPLAY; PANEL; SCAN; LINE; DRIVE; SIGNAL; LINE; DRIVE; CIRCUIT; PERIPHERAL; PIXEL; REGION; GLASS; SUBSTRATE;

NOABSTRACT

Derwent Class: P81; U14

International Patent Class (Additional): G02F-001/13; H01L-027/12;

H01L-029/78

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

03596223

Image available

DISPLAY DEVICE, MANUFACTURE OF DISPLAY DEVICE, AND SUBSTRATE FOR DISPLAY

PUB. NO.:

03-259123 [JP 3259123 A]

PUBLISHED:

November 19, 1991 (19911119)

INVENTOR(s): MOCHIZUKI YASUHIRO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

02-056372 [JP 9056372]

FILED:

March 09, 1990 (19900309)

INTL CLASS:

[5] G02F-001/136; G02F-001/1333; G02F-001/1343; H01L-027/12;

H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS --

Glass Conductors)

JOURNAL: Section: P, Section No. 1312, Vol. 16, No. 60, Pg. 127,

February 14, 1992 (19920214)

ABSTRACT

PURPOSE: To manufacture the display device efficiently by setting the minimum working size of semiconductor elements formed in a display area smaller than the minimum working size of semiconductor elements outside the display area.

CONSTITUTION: The minimum working size of the semiconductor elements formed in the display area 11 is made smaller than the minimum working size of the semiconductor elements in areas 12 and 13 other than the display area. Namely, a picture element part 11 is formed by repeating the same pattern in two dimensions and worked finely by performing alignment and exposure divisionally plural times. A lead-out wiring part, on the other hand, is not the repetition of the same pattern frequently and a peripheral circuit part which is large in working rule is worked finely by batch exposure.

formed having proper constitution without increasing the number of manufacture processes.

⑩日本国特許庁(JP)

卯特許出頭公開

平3-259123 ⑫ 公 開 特 許 公 報 (A)

Sint. Cl. 5 G 02 F 1/136 1/1333 1/1343 識別記号 庁内整理番号 500 9018-2K 500

❸公開 平成3年(1991)11月19日

H 01 L 29/784

7724-2K 9018-2K 7514-4M A

> 9056-4M H 01 L 29/78 311 A 審査請求 未請求 請求項の数 11 (全9頁)

60発明の名称 表示装置、表示装置の製造方法及び表示用基板

> ②特 順 平2-56372

22出 顧 平2(1990)3月9日

月 個発 明

康 弘

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

株式会社日立製作所 の出 夏 人

東京都千代田区神田駿河台4丁目6番地

70代理人 弁理士 小川 勝男 外2名

1、発明の名称

表示装置、表示装置の製造方法及び表示用基板

2. 特許請求の範囲

1. 少なくとも一つの基板と、

上記基板上に形成された複数の半導体素子と、 上記半導体薬子によつて、制御される表示体

域とに分かれ、

上記半導体素子は、上記表示領域及び表示領 域以外の領域に形成され、

上記表示領域に形成された上記半導体表子の 最小加工寸法は、上記表示領域以外の領域に形 成された上記半導体素子の量小加工寸法より小 さいことを特徴とする表示装置。

2. 少なくとも一つの基板と、

上記基領上に形成された複数の半導体業子と、 上記半導体消子によつて、制御される表示体 ٤,

上記基板は、表示領域と、表示領域以外の領 域とに分かれ、

上記半導体表子は、上記表示領域及び表示領 量以外の領域に形成され、

上記表示領域以外の領域に形成された上記学 事体素子の耐圧は、上配表示領域に形成された 上記半導体楽子の樹圧より大きいことを特徴と

o . グはくなヤーコの声味と、

上記基板上に形成された複数の半導体裏子と、 上記半導体表子によつて、創舞される表示体

上記基板は、表示領域と、表示領域以外の領 域とに分かれ、

上記手導体素子は、上記表示領域及び表示領 岐以外の領域に形成され、

上記表示領域に形成された上記半導体素子の リーク電法は、上記表示領域以外の領域に形成 された上記半導体素子のリーク電流より、小さ いことを特徴とする表示装置。

特閒平3-259123 (2)

4. 少なくとも一つの基板を準備する工程と、

上記基框を表示領域と表示領域以外の領域と に分けて、それぞれの領域に半導体案子を形成 する工程と、

上記半導体素子によつて、創御される表示体 を形成する工程とを有し、

上記表示領域への半導体素子の形成は、分割 電光方法にて行い。

上記表示領域以外の領域への半導体素子の形成は、一括電光方法にて行うことを特徴とする 表示装置の製造方法。

5. 特許請求の範囲第4項記載の表示装置の裏違 方法において、

上記分割算光方法の実施に当たつては、្ 費を分割領域間に等る配線部分の連結のために 上記配禁艦以上の寸法を重ねて無光することを 特徴とする表示装置の製造方法。

6. 特許舗求の範囲第5項記載の表示装置の製造 方法において、

上記分割舞光方法の実施に当たつては、脚接

上記半導体素子は、上記表示領域及び表示領域以外の領域に形成され、

する分割領域間に跨る配線部分の連結のために

上記配募幅以上の寸法を重ねるとともに、ネガ

型のフオトレジストを用いて露光することを特

7.特許請求の範囲第1項乃至第3項において、

上記半導体素子は、寒臓トランジスタであるこ

上記基板上に形成された複数の半導体素子と、

上記基板は、表示領域と、表示領域以外の領

徴とする表示装置の製造方法。

とを特徴とする表示装置。

8、少なくとも一つの基板と、

域とに分かれ、

上記表示領域に形成された上記半導体素子の 最小加工寸法は、上記表示領域以外の領域に形成された上記半導体素子の最小加工寸法より、 小さいことを特徴とする表示用基板。

9. 特許請求の範囲第1項乃至第3項において、 上記半導体素子は、多結晶シリコンを能動層と する郷膜トランジスタであることを特徴とする

表示装置。

- 16. 特許請求の範囲第1項乃至第3項において、 上記表示領域内の上記半導体業子は、非晶質シ リコンを能動層とする容額トランジスタである ことを特徴とする表示装置。
- 11. 特許請求の範囲第1項乃至第3項において、 上記表示領域以外の領域の上記手事体表子は、

タであることを特徴とする表示装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、表示装置の表達方法及び表示用基板に係り、特に被島表示用として好適な表示装置、表示装置の製造方法及び表示用基板に関する。

〔從来の技術〕

被品表示装置用のTFTパネルにおいて、各面 素毎のTFT煮子とそれらを開助する周辺四路を 同一基板上に形成した周辺四路内蔵型アクテイブ マトリツクスパネルが知られている。これらに関 するものには例えば、特際昭64~2088号,特開昭 50~26932 号等が挙げられる。

更に、TFTパネルに冗長性を付与し大震面パネルの歩きり向上のため一つの画楽に複数のTFT 条子を配置する構成が知られている。これらに関するものには特質昭63~186216号、特別昭61~ 121034号等が挙げられる。

分割舞光法としては、特調昭61-180275号等がある。

[発明が解決しようとする課題]

上記従来技術においては、各面楽用のTFTと 周辺図路用のTFTの構造については特別の記慮 がなされておらず、このため両者のTFTとも特 性を最良のものにするのは困難であるという問題 がある。

本発明の目的は、優れた特性を有する表示装置 及び表示用基板を提供することにある。さらに、 優れた特性を有する表示装置及び表示用基板を比 数的容易に得ることのできる表示装置の製造方法 を提供することにある。

本発明の他の目的は、各面素用TFT及び周辺 国路用TFTを簡単な方法でそれぞれ最適な構造 を形成し、値れた特性を示すパネルを提供するこ とにある。

本発明のその他の目的は、大画面のTFTパネルをパターン糖度が優れてかつ効率的に製造する 方法を提供することにある。

[無重を解決するための手段]

上記目的を達成するための本発明の特徴は、

- 1) 表示装置において、少なくとも一つの基板 と、上記基板上に形成された複数の半端体素子と、 上記単端体素子によつて、制御される表示体と、 上記基板は、表示領域と、表示領域以外の領域と に分かれ、上記半端体素子は、上記表示領域及び 表示領域以外の領域に形成され、上記表示領域に 形成された上記半端体素子の最小加工寸法は、上 記表示領域以外の領域に形成された上記半端体素 子の最小加工寸法より小さいことを特徴とする。
 - 2) 表示装置の製造方法において、少なくとも

(作用)

上記目的を達成するために、画素部分のTFTの微細加工ルールを開辺回路部分のTFTの、微細加工ルールより小さく形成することにしたものである。ここで微細加工ルールとは、TFTを形成するための最小加工寸法(Siの島の大きさ、ゲートの観や長さ、コンタクトホール、配線層の鑑)及びこれらのマスク会わせのための平域中は

更に、そのため製造プロセス中のホトリソグラフイ工程において、加工ルールの大きい周辺回路 部分は一抵賃光。加工ルールの小さい面裏部分は 分割着光により微額加工することにしたものである。

核晶表示装置用の周辺回路内蔵アクティブマト リンクスパネルにおいては、面楽部分及び周辺四 路部分の特徴は次の点がある。

(1) 南来都分のTFTの寸法を小さくすると、関口率が大きくでき鮮明な画像が得られる。高着 毎用の表示装置ではこの傾向は益々強く望まれ 一つの基板を準備する工程と、上記基板を表示領域と表示領域以外の領域とに分けて、それぞれの領域に半導体素子を形成する工程と、上記半導体素子によつて、制御される表示体を形成する工程とを有し、上記表示領域への半導体素子の形成は、分割質光方法にて行い、上記表示領域以外の領域への半導体素子の形成は、一括電光方法にて行うことを特徴とする。

3)表示用基板において、少なくとも一つの基板と、上記基板上に形成された複数の半導体素子と、上記基板は、表示領域と、表示領域以外の領域とに分かれ、上記半導体素子は、上記表示領域及び表示領域以外の領域に形成され、上記表示領域に形成された上記半導体素子の最小加工寸法は、上記表示領域以外の領域に形成された上記半導体素子の最小加工寸法より、小さいことを特徴とする。

上記した本発明の目的/特徴及び上記以外の本 発明の目的/特徴については、以下の記載よりさ らに明らかにされる。

る。一方、胃辺回略部分はTFTの加工寸法の 制約は少なく、比較的大きな妻子を用いること ができる。

(2) 後で述べる第1回 (b)(c) に示すように質 業部分は同一パターンの二次元的繰返しであり、 ホトリソグラフイの工程を一枚の基板につき複 数回に分割してアライメントと第光をくり返す

ルス・ハン リー・ハン リー・ハ

(3) TFTの特性上では、耐素部分はTFTの寸法を小さくすることによりリーク電流(オフ電流)を低級でき鮮明な画像が得られる。周辺短路部分はTFTの寸法を大きくしてソース・ドレイン間を高耐圧化し、駆動能力を大きくすることができる。

(4) TFTパネル用の基板は一般に歪点的550 ~650℃のガラス基板が用いられる。このガ ラス基板は製造工程中の熱処理により変形する。 特に適曲と収離の問題が大きく、ガラス基板屑 辺多は寸法シフトが大きくなる。冒濃部分はガ ラス基板の中央部に配置するため微細加工しや すくTFTの寸法も小さくできるが、肩辺図路 都分はガラス基板の周辺部に配置されるため、 パターン合せ等のためにはTFTの加工寸法を 大きくした方が容易に作成できる。

(实施例)

以下、本券明の実施何を漫画を用いて詳細に説明する。

实施例1

第1 閲(s),(b),(b) 及び(d)は本発明の一 実施例の周辺回路を内離した被晶表示用TPT基 板の平面模式関一部分解斜視関、その平面パター ン及びカラー被晶表示装置の斜視新面図を示す。 符号10はガラス基板で、その品位は歪点645 で、大きさは60⁰×1.1 t である。符号11

505が散けられる。これによつて表示体となる 調素が形成される。光源からの光の遠温を蓄楽電 紙501部分で調節することにより存眠トランジ スタ (TFT) 駆動型のカラー被品表示装置が排 成される。

第2 間は上記TFTの新面模式面を示す。 画楽 用TFT及び周辺回路用TFTも平面寸法 (パターン) が異なるので全く間じプロセスで作成される。

ガラス基板20の表面に、 膜厚60mmの多結 最シリコン膜21を基板温度550℃の減圧CVD

は各首者のスインチ用のTFTをマトリンクス状 に配置した表示領域たる言素領域で積48元。機 3 6 m であり、5 0 μ m D の個々の函素が検860 ドント、載720ドント、合計69万億配置され ている。この賈潔の中には最小寸法3μmの多箱 品シリコンTFTが設置されている。TFTは MOS構造でその加工寸法はゲート長10μm。 ゲート報3μmである。12及び13は蓄楽用 TPTを駆動するための表示領域以外の領域であ る周辺国務領域で、約2万個の最小寸法は6戸10 の多額基シリコンTFTが配置されている。12 は垂直シフトレジスタから成る走査集範島回路、 13はサンプリングトランジスタ、分割マトリツ クス及び水平シフトレジスタから成る信号線変動 国島が構成されている。代表的TFTの加工寸法 は負荷MOSのゲート長30gm。ゲート幅10 μm、ドライバMOSのゲート長6μm、ゲート 領50 # 皿である。

なお、本実施例で形成されたアクテイブマトリ クス基板は第1回(d)に示すようにカラー被基

法で形成し、更に600で、20時間窒素雰囲気中でアニールした後、ホトリソグラフィによりパターニングした。このパターニングサイズは輸送の様に画楽用TFTと周辺回路用TFTでは具なる。次に順厚120ヵmのゲート絶縁膜としての多結晶シリコン膜23を堆積させ、電極としての多結晶シリコン膜23を堆積させ、

表1は上記方法により形成したTFTの特性を示す。1基板内5点、3基板の概定の平均値を示す。 副素部のTFTの特徴は、オフ電流が小さいことであり、これはTFTの機能加工によるものである。一方、周辺回路部のTFTの特徴は、ソ

ース・ドレイン間の耐圧が高く、またキャリア移 動度が大きいことであり、これはTFTの寸法が 大きぐて多結晶シリコン菌の角所的なブレークダ ウンやパンチスルーが防止できるため及び多数基 シリコン層表面でのキヤリア移動度のロスが低端 されるためである。耐圧としては、黄素部用TFT は約10~20V、周辺襲動回路TFTは約30 V以上が望ましい。

实施例 2

次に面面サイズ14~ (通券サイズ、正確には 268.8m×187.2m, 对角12.9°)の大 画面液晶表示装置に適用した何を第3回を用いて 説明する。

大きさ300×235m2 のガラス基板30を 用いて、実施例1と阿様に周辺四路内産TFTパ ネルを形成した。ただし、一直表の大きさは240

て分割露光した。この時、分割露光復域の境界で の走査禁及び信号線の新線を訪止するため第4間 に示す機に次の方法による。まず、ホトレジスト はネガタイプを用い、分割電光のエリアを記録者 Wと同じ10μm (第4回中(a)) 以上重複し て貫光した。この結果、第1の分割露光における 業外無原射部分(ハサチング部 b)及び第2の分 朝露光における紫外線無射部分(ハツチング部 c) · 裏の1/2の密接はONノORF島曲:

ジストを残存させることができ、配線の断線を防 52bの構造もゲート電揺53a,53bを8 止できる。なお、二重に業外線限射を受けた部分 は、通常の一回紫外幕照射を受けた部分によって ほぼ囲まれており、パターン特皮に悪影響を及ぼ すことはない。これにより、分割露光復域の境界 における接続パターンの形状に特別な記憶をする ことなく良好な記載接載が可能となった。

本方式により大賈西基板にも高精度のパターン **形成が可能となった。**

実施例2において、TPTパネルの歩音り向上 法として買棄分割を試みた。また更にTFT特性

表 1 TFT特性

| 項目 | 西奈部丁FT | 周辺回路部下下丁 |
|-----------------|---------|----------|
| オン電波(A) | 2×10- | 4×10- |
| オフ電波(A) | 1×10-11 | 4×10-11 |
| しきい信電圧(V) | 7.5 V | 7.5 |
| ソース・ドレイン間配圧(♥) | 22 | 28 |
| キヤリア移動度(cd/V・S) | 28 | 35 |

×80 μ m² , 百楽数は1120×780であり、 百楽部31のTFTの寸法はゲート長50gm。 ゲート報8点m、周辺四路部32のTFTの寸法 はゲート長50μm、ゲート幅50μmであり、

最小配線領は両者とも10gmであり、質素の調 口率は60.5%である。

製造プロセスは上記実施例1と背景であるが、 ホトリソグラフィにおいては第3回に示す業に、 周辺回馬部32(走査差距動商募と信号装置集員 路)は一括賞光、習楽部31は12回の分割舞光 とした。即ち、まず一括賞光で走査集器動団路と 信号幕戦勇四將を露光し、次に5 ポトマスクを 用いて画楽部31を点線で示した12区画に分け

の向上、特にオフ電波低減のためゲート分割構造 (マルチゲート構造)のTFTを採用した。

第5個は質測分割の平面パターンを示す。製法 は実施例 2 と同様であるが、1 育素 <u>5 0</u> を走査線 51で上下2つの領域に分け、それぞれの領域に 1つずつ計2つのTFT52a,52bを設置し た。これにより、1つのTFTが破損しても1百

μピツチで3分割した。なお、54は買TPT 5 2 a , 5 2 b に共通の信号線、5 5 a と 5 5 b はTFTのソース領域に接続された透明電極(170) を示す。この構造では、1百煮50の間口率は 49.7% が得られており、実用的には充分な輝 度が得られる。またゲート分割構造(マルチデー タ電極構造》により、オフ電流は半減させること ができ、被集表示装置としての画面内の輝度の査 化が小さく賞品位の調象が得られる。

本売明は、被易表示装置における買資部と買辺

回路のTPTのみならず、配動回路内蔵の各種セ ンサ、例えば、イヌージセンサ。シリコン単粧品 のピエゾ抵抗効果を利用した圧力センサ、移熟記 無用ヘンド等にも当用できる。

また、第6回及び第7回はTPT-LCDの冒責部及 び周辺回路部のパターンサイズの具なりを示す水 トマスク平面パターン目である。

Si鳥の大きさ及びAI配線の領が顕浪部と周 辺四路部で具なることが明確になっていることが 刊る。

すなわち、第6回は、第1回(c)に示す領域 A.のパターンを示し、第7回は、第1回(c)に 6.分前筒光の境界附近の配集の連結は、ネガ型 示す領域Bのパターンを示す。

本発明の特徴のいくつかを列挙すると、

- 1.被暴表示装置用の周辺震動回募を同一基板上 に内蔵したアクテイプマトリックスパネルにお いて、胃薬部分のトランジスタの加工寸法を馬 辺難動団路部分のそれより小さくしたこと。
- 2.被晶表示装置用の周辺開動四路を同一基板上 に内蔵したアクテイブマトリツクスパネルにお

いて、周辺顕勤四島部分のトランジスタの耐圧 を薫楽部分のそれより大きくしたこと。

- 3.被暴表示装置用の周辺離動回路を同一基板上 に内蔵したアクテイブマトリツクスパネルにお いて、面楽部分のトランジスタのリーク電流を 周辺駆動回路部分のそれより小さくした。
- 4.荐譲トランジスタは多給品シリコンを主体と すること。
- 5. 荐譲トランジスタパネルの裏違方法において、 胃辺鹿島四島部分は一括貫光方式。西景部分は 分割舞光方式とすること。
- ホトレジストを用い配線解以上の寸法を重ねて 男光すること。
- 7. 海薫トランジスタパネルを用いて被毒表示装 置を形成すること。

本発明によれば、被当表示用TFTアクティブ マトリツクスパネルの周辺回路部と画楽部をそれ ぞれ適切な構成に製造プロセスの工器数を増やす ことなく形成できる。このため、高精和パネルの

形成,大賈面パネルの高精度形成、冗長システム の適用による歩管り肉上が造成できる。

すなわち、LCD用TFTでは一枚の基板に1 . などがある。 つの大陰があると原則としては不合格となる。

LSIではSiウエハを小さくペレタイズする ため1ウエハ内に欠陥があつてもそのペレツトの み不良となり他のペレツトは良品とすることがで 2 a.

- 1) 欠陥を助止する方法
- 2) 欠職があつても動作する方法, 冗長方式 が検討されている。

兄長方式(システム)の何としては

- ▲)1選業に複数額のTFTを作成し、1つが欠 職でも他が動作して正常な蓄象を示す。
- b) 配載の新継が生じても二章配繕することによ り正常動作させる。
- o) ゲート電瓶とドレイン電極がショートすると 十文字の欠陥(緩、横1列の関素が全てだめに なる)が発生するが、ゲートラインとゲート電

極の間に適切な抵抗値を挿入することにより点 欠陥(1 曹崇のみ)にできる。

本発明では特に新規な冗長アイデアはないが、 パターン精度を区別することで上記の冗長アイデ アが取り入れやすくなる。

明瀬書中の用語について、補足説明すると、

・ボナイー アスミノ・ 私物度の物ならの気息器 工の大きさ第2四24の幅。第4回 b。cの幅。

耐圧とは、MOS構造のTFTのソース・ドレ イン間の耐圧(耐圧を決める要因は、Si島の大 ささ(ゲート長)、厚み、不純物論皮等である) である.

阿一茅板とは、TFT工程の最初のスタート材 料であるガラス基板LSI工程のSiウェハに根 当する.

別の基板を開接したり、貼合せる場合は、個々 の美板に別々のプロセスでTFTを作成すること が可能である。

特開平3-259123 (7)

リーク電流とは、TFTのオフ電流(ゲート電圧(n チャンネルでは負パイアス)印加時のソース・ドレイン電電流)を言う。

一抵無光。分割無光とは、元来は一枚の基板全 ・面を一枚のホトマスクを用いて一回のアライメン トと舞光で実施する方法が一抵舞光方式であり、 基板全面を複数回のアライメント電光に分けて実 施する方法が分割露光である。

」ここでは、耳辺四路領域は一回のアライメント と露光で、面楽領域は複数圏のアライメントと露 光に分けて実施する方法をいう。

<u> 記載幅とは、走査用パスライン及び信号用パス</u> ラインをいう。

[発明の効果]

本発明によれば、優れた特性を有する表示装置及び表示用基板を提供することにある。さらに、優れた特性を有する表示装置及び表示用基板を比較的容易に得ることのできる表示装置の製造方法を提供することができる。


4. 関値の信単な説明


第1図(a)(c)は本発明の一実施例を説明するためのTFTパネルの平面模式図、第1図(b)(d)は、被品表示設置の解面斜視図、第2型は本発明の実施例のTFTパネルの平面模式図及び第4図は本発明の他の実施例のTFTパネルの平面模式図及びその局所拡大の調整の平面模式図、第6図及び第7回は、第6図及び第7回は、第6回及び第7回は、第6回及び第7回は、第6回及び第7回は、第6回及び第7回にある。


10,30…基板、11,31…商素領域、32 …與辺四基領域、50…面表。


代理人 弁理士 小川勝男













特閒平3-259123 (8)





| Si膜用 マスク パターン | | |
|---------------------|--|--|
| A Z 配線膜 用マスクパターン | | |